數電章節目錄

1. 電工技術的章節目錄

前言
項目一 電路的基本分析與檢測
任務1 常用電工儀表的認識
1．1 電路的基本參數
1．2 萬用表
1．3絕緣電阻表
1．4 電能表
任務2 電阻元件與歐姆定律
2．1 電阻元件
2．2 歐姆定律
任務3 基爾霍夫定律
任務4 電源及電源等效變換
任務5 支路電流法
任務6 節點電壓法
任務7 疊加定理
任務8 戴維南定理
實訓項目1 單相電能表的校驗
實訓項目2 疊加定理的驗證
思考與練習一
項目二 電路的暫態分析與檢測
任務9 儲能元件與暫態
9．1 電路的暫態
9．2 電感元件
9．3 電容元件
9．4 換路定則與初始值
任務10 一階電路的三要素法
10．1 一階電路的零輸入響應
10．2 一階電路的零狀態響應
10．3 一階電路的全響應
實訓項目3 積分電路與微分電路
思考與練習二
項目三 單相交流電路的分析與檢測
任務11 單一參數交流電路
11．1 正弦交流電的三要素
11．2 正弦交流電的相量表示法
11．3 單一參數的交流電路
任務12 單相交流電路分析
12．1 RLC串聯電路
12．2 阻抗的串並聯
12．3 功率因數
12．4 電路諧振
實訓項目4 熒光燈電路及功率因數的提高
思考與練習三
項目四 三相交流電路的分析與檢測
任務13 三相電源
13．1 三相交流電動勢的產生
13．2 三相電源的星形聯結
13．3 三相電源的三角形聯結
任務14 三相電路的分析計算
14．1 三相負載的星形聯結
14．2 三相負載的三角形聯結
14．3 三相電路的功率
14．4 三相功率測量
實訓項目5 星形、三角形負載電路的檢測
思考與練習四
項目五 變壓器原理分析與檢測
任務15 變壓器
15．1 磁路概述
15．2 變壓器的結構
15．3 變壓器的工作原理
15．4 變壓器的外特性
15．5 變壓器的損耗和效率
15．6 變壓器繞組的極性
任務16 三相變壓器
16．1 三相變壓器的磁路和電路系統
16．2 變壓器的銘牌
……
項目六繼電-接觸器控制電路的設計
參考文獻

2. 數字電路的圖書目錄

第一章數字電路基礎
第二章組合邏輯電路基礎與應用
集成邏輯門電路
TTL與非邏輯門CMOS門電路
TTL與CMOS之間的介面電路
組合邏輯電路基礎
組合邏輯電路的分析
組合邏輯電路的設計
常見組合邏輯電路
加法器
加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。在電子學中，加法器是一種數位電路，其可進行數字的加法計算。在現代的電腦中，加法器存在於算術邏輯單元（ALU）之中。 加法器可以用來表示各種數值，如：BCD、加三碼，主要的加法器是以二進製作運算。由於負數可用二的補數來表示，所以加減器也就不那麼必要。
加法器是為了實現加法的。
即是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。
對於1位的二進制加法，相關的有五個的量：1，被加數A，2，被加數B，3，前一位的進位CIN，4，此位二數相加的和S，5，此位二數相加產生的進位COUT。前三個量為輸入量，後兩個量為輸出量，五個量均為1位。
對於32位的二進制加法，相關的也有五個量：1，被加數A（32位），2，被加數B（32位），3，前一位的進位CIN（1位），4，此位二數相加的和S（32位），5，此位二數相加產生的進位COUT（1位）。
要實現32位的二進制加法，一種自然的想法就是將1位的二進制加法重復32次（即逐位進位加法器）。這樣做無疑是可行且易行的，但由於每一位的CIN都是由前一位的COUT提供的，所以第2位必須在第1位計算出結果後，才能開始計算；第3位必須在第2位計算出結果後，才能開始計算，等等。而最後的第32位必須在前31位全部計算出結果後，才能開始計算。這樣的方法，使得實現32位的二進制加法所需的時間是實現1位的二進制加法的時間的32倍。
編碼器
編碼器（encoder）是將信號（如比特流）或數據進行編制、轉換為可用以通訊、傳輸和存儲的信號形式的設備。編碼器把角位移或直線位移轉換成電信號，前者稱為碼盤，後者稱為碼尺。按照讀出方式編碼器可以分為接觸式和非接觸式兩種；按照工作原理編碼器可分為增量式和絕對式兩類。增量式編碼器是將位移轉換成周期性的電信號，再把這個電信號轉變成計數脈沖，用脈沖的個數表示位移的大小。絕對式編碼器的每一個位置對應一個確定的數字碼，因此它的示值只與測量的起始和終止位置有關，而與測量的中間過程無關。
編碼器可按以下方式來分類。
1、按碼盤的刻孔方式不同分類
（1）增量型：就是每轉過單位的角度就發出一個脈沖信號(也有發正餘弦信號，
然後對其進行細分，斬波出頻率更高的脈沖)，通常為A相、B相、Z相輸出，A相、B相為相互延遲1/4周期的脈沖輸出，根據延遲關系可以區別正反轉，而且通過取A相、B相的上升和下降沿可以進行2或4倍頻；Z相為單圈脈沖，即每圈發出一個脈沖。
（2）絕對值型：就是對應一圈，每個基準的角度發出一個唯一與該角度對應二進制的數值，通過外部記圈器件可以進行多個位置的記錄和測量。
2、按信號的輸出類型分為：電壓輸出、集電極開路輸出、推拉互補輸出和長線驅動輸出。
3、以編碼器機械安裝形式分類
（1）有軸型：有軸型又可分為夾緊法蘭型、同步法蘭型和伺服安裝型等。
（2）軸套型：軸套型又可分為半空型、全空型和大口徑型等。
4、以編碼器工作原理可分為：光電式、磁電式和觸點電刷式
解碼器
解碼器是組合邏輯電路的一個重要的器件，其可以分為：變數解碼和顯示解碼兩類。 變數解碼一般是一種較少輸入變為較多輸出的器件，一般分為2n解碼和8421BCD碼解碼兩類。 顯示解碼主要解決二進制數顯示成對應的十、或十六進制數的轉換功能，一般其可分為驅動LED和驅動LCD兩類。
數據選擇器與數據分配器
數值比較器
組合邏輯電路的競爭冒險現象
本章小結
……

3. 數字電子技術基礎的目錄

第1章理論基礎
1.1數字電路概述
1.1.1數字信號與數字電路
1.1.2數字電路的特點
1.2數制和碼制
1.2.1數制
1.2.2數制轉換
1.2.3碼制
1.3邏輯函數及其表示方法
1.3.1邏輯代數
1.3.23種基本邏輯運算
1.3.3常用的復合邏輯運算
1.3.4邏輯函數的表示方法及相互轉換
1.4邏輯代數的基本定律和規則
1.4.1邏輯代數的基本定律
1.4.2邏輯代數的基本規則
1.5邏輯函數的公式化簡法
1.5.1邏輯函數的不同表達方式
1.5.2邏輯函數的公式化簡法
1.6邏輯函數的卡諾圖化簡法
1.6.1邏輯函數的最小項及其表達式
1.6.2邏輯函數的卡諾圖表示法
1.6.3用卡諾圖化簡邏輯函數
1.7具有無關項的邏輯函數及其化簡
1.7.1邏輯函數中的約束項
1.7.2利用無關項化簡邏輯函數
本章小結
自我檢測題
習題
第2章邏輯門電路
2.1二極體和三極體的開關特性
2.1.1二極體的開關特性
2.1.2三極體的開關特性
2.2基本邏輯門電路
2.2.13種基本門電路
2.2.2DTL與非門
2.3TTL邏輯門電路
2.3.1TTL與非門的工作原理
2.3.2TTL與非門的外特性及有關參數
2.4其他類型的TTL門電路
2.4.1集電極開路與非門(OC門)
2.4.2三態門(TS門)
2.4.3TTL與或非門和異或門
2.5CMOS反相器門電路
2.5.1MOS管的開關特性
2.5.2CMOS反相器
2.6其他CMOS門電路
2.6.1CMOS與非門
2.6.2CMOS或非門
2.6.3CMOS傳輸門(TG門)
2.7正負邏輯問題
2.8門電路在實際應用中應注意的問題
2.8.1多餘輸入端的處理
2.8.2TTL和CMOS電路外接負載問題
2.8.3TTL與CMOS電路的介面技術
技能訓練集成門電路邏輯功能的測試
實用資料速查：集成門電路相關資料
本章小結
自我檢測題
習題
第3章組合邏輯電路
3.1組合邏輯電路的分析方法和設計方法
3.1.1組合邏輯電路的基本概念
3.1.2組合邏輯電路的分析方法
3.1.3組合邏輯電路的設計方法
3.2編碼器
3.2.1編碼器的原理和分類
3.2.2集成編碼器
3.3解碼器和數據分配器
3.3.1解碼器的原理及分類
3.3.2集成解碼器
3.3.3數據分配器
3.4數據選擇器
3.4.1數據選擇器的原理
3.4.2集成數據選擇器
3.5數值比較器
3.5.1數值比較器的原理
3.5.2集成數值比較器
3.6算術運算電路
3.6.1半加器和全加器
3.6.2集成算術運算電路
3.7組合邏輯電路中的競爭與冒險
3.7.1產生競爭冒險的原因
3.7.2冒險的消除方法
技能訓練1組合邏輯電路的設計與測試
技能訓練2解碼器的使用
技能訓練3編碼器、顯示解碼器及數字顯示電路
技能訓練4數據選擇器
實用資料速查：常用組合邏輯電路功能部件相關資料
本章小結
自我檢測題
習題
第4章觸發器
4.1觸發器的電路結構及工作原理
4.1.1基本RS觸發器
4.1.2同步RS觸發器
4.1.3主從觸發器和邊沿觸發器
4.2觸發器的功能分類及相互轉換
4.2.1觸發器的功能分類
4.2.2不同類型時鍾觸發器的相互轉換
4.2.3集成觸發器及主要參數
技能訓練觸發器
本章小結
自我檢測題
習題
第5章時序邏輯電路
5.1時序邏輯電路的基本概念
5.2時序邏輯電路的分析方法和設計方法
5.2.1同步時序邏輯電路的分析
5.2.2非同步時序邏輯電路的分析
5.2.3同步時序邏輯電路的設計方法
5.3寄存器和鎖存器
5.3.1數碼寄存器
5.3.2移位寄存器
5.3.3鎖存器
5.3.4寄存器集成電路介紹
5.4計數器
5.4.1二進制計數器
5.4.2十進制計數器
5.4.3集成計數器介紹
5.5節拍脈沖發生器
技能訓練集成計數器及應用
實用資料速查：常用時序邏輯電路功能部件相關資料
本章小結
自我檢測題
習題
第6章脈沖波形的產生與變換
6.1555定時器
6.2多諧振盪器
6.2.1由555定時器組成的多諧振盪器
6.2.2石英晶體多諧振盪器
6.2.3多諧振盪器的應用
6.3單穩態觸發器
6.3.1由555定時器組成的單穩態觸發器
6.3.2集成單穩態觸發器
6.3.3單穩態觸發器的應用
6.4施密特觸發器
6.4.1由門電路組成的施密特觸發器
6.4.2由555定時器構成的施密特觸發器
6.4.3集成施密特觸發器
6.4.4施密特觸發器的應用
技能訓練555時基電路
讀圖練習ASCII鍵盤編碼電路
綜合訓練數字鍾的設計與實現
本章小結
自我檢測題
習題
第7章數模和模數轉換器
7.1D/A轉換器
7.1.1二進制權電阻網路D/A轉換器
7.1.2R-2RT型網路D/A轉換器
7.1.3D/A轉換器的主要技術參數
7.1.4集成D/A轉換器
7.2A/D轉換器
7.2.1概述
7.2.2常用的A/D轉換器類型
7.2.3集成A/D轉換器及其應用
技能訓練1模數轉換器ADC0809
技能訓練2數模轉換器DAC0832
讀圖練習3位半數字電壓表
本章小結
自我檢測題
習題
第8章半導體存儲器及可編程邏輯器件
8.1隨機存取存儲器(RAM)
8.1.1RAM的結構和工作原理
8.1.2RAM的存儲元
8.1.3RAM的擴展
8.2隻讀存儲器(ROM)
8.2.1ROM的結構和工作原理
8.2.2ROM的擴展
8.3可編程邏輯器件(PLD)
8.3.1概述
8.3.2PAL和GAL
*8.3.3CPLD/FPGA簡介
本章小結
自我檢測題
習題
*第9章數字電路EDA簡介
9.1HDL入門
9.1.1組合邏輯電路設計舉例
9.1.2時序邏輯電路設計舉例
9.2EDA工具軟體MAX+plusⅡ使用入門
9.2.1原理圖輸入設計方法
9.2.2文本編輯——VHDL設計
本章小結
習題
參考文獻

4. 數字電子技術基礎第五版習題解答的作品目錄

第一章 數制和碼制
1.1 本章習題類型與解題方法
1.2 習題解答
第二章 邏輯代回數基礎
2.1 本章習題類型答與解題方法
2.2 習題解答
第三章 門電路
3.1 本章習題類型與解題方法
3.2 習題解答
第四章 組合邏輯電路
4.1 本章習題類型與解題方法
4.2 習題解答
第五章 觸發器
5.1 本章習題類型與解題方法
5.2 習題解答

5. 數字電路基礎的作品目錄

模塊一邏輯門電路
任務一認識基本門電路
任務二內認識復合門電路
模塊二組合邏輯容電路
任務一學會組合邏輯電路的分析與設計
任務二認識編碼器與比較器
任務三認識解碼器與顯示器
任務四認識數據選擇器與分配器
模塊三脈沖產生與變換電路
任務一認識單穩態觸發器與振盪器
任務二認識555定時器
模塊四時序邏輯電路
任務一認識觸發器
任務二認識寄存器
任務三認識計數器
模塊五A/D轉換和D/A轉換
任務認識A/D和D/A轉換器
模塊六綜合任務
任務一認識0～99秒定時控制電路
任務二認識數字鍾

6. 數字邏輯電路的圖書目錄

第1章 數字邏輯的基礎知識
引言
1.1 數字電路的信號
1.1.1 模擬量與數字量
模擬量是指變數在一定范圍連續變化的量；也就是在一定范圍（定義域）內可以取任意值。數字量是分立量不是連續變化量只能取幾個分立值二進制數字變數只能取兩個值。
數字量是物理量的一種。一類物理量的變化在時間上和數量上都是離散的。它們的變化在時間上是不連續的，總是發生在一系列離散的瞬間。同時，它們的數值大小和每次的增減變化都是某一個最小數量單位的整數倍，而小於這個最小數量單位的數值沒有任何物理意義。這一類物理量叫做數字量。
1.1.2 數字電路及其信號
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二值數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
1.2 數字電路所用的數制
1.2.1 進制數
1.2.2 十進制數和二進制數間的互相轉換
1.2.3 八進制數和十六進制數
1.3 數字電路常用的碼制與編碼
1.3.1 原碼、反碼和補碼
原碼(true form)是一種計算機中對數字的二進制定點表示方法。原碼表示法在數值前
增加了一位符號位（即最高位為符號位）：正數該位為0，負數該位為1（0有兩種表示：+0和-0），其餘位表示數值的大小。
所謂原碼就是二進制定點表示法，即最高位為符號位，「0」表示正，「1」表示負，其餘位表示數值的大小。
反碼表示法規定：正數的反碼與其原碼相同；負數的反碼是對其原碼逐位取反，但符號位除外。
原碼10010= 反碼11101 （10010，1為符號碼，故為負）
補碼(two's complement) 1、在計算機系統中，數值一律用補碼來表示（存儲）。 主要原因：使用補碼，可以將符號位和其它位統一處理；同時，減法也可按加法來處理。另外，兩個用補 碼表示的數相加時，如果最高位（符號位）有進位，則進位被舍棄。 2、補碼與原碼的轉換過程幾乎是相同的。
1.3.2 BCD碼(二-十進制編碼)
1.3.3格雷(IGray)碼
1.4 邏輯代數基本知識
1.4.1 基本運算
1.4.2 復合運算
1.4.3 邏輯代數的定律
1.4.4 邏輯函數的標准形式
1.4.5 邏輯函數的化簡
本章小結
思考題及習題
第2章 晶體管開關及門電路
引言
2.1 晶體管的開關特性及簡單門電路
2.1.1 二極體的開關特性
2.1.2 雙極晶體管的開關特性
2.1.3 MOS管的開關特性
2.1.4 分立元件構成的門電路
2.2 TTL(三極體-三極體邏輯)門電路
2.2.1 TTL與非門的電路結構與工作原理
2.2.2 TTL與非門的特性
2.2.3 其他類型TTL門電路
2.2.4 TTL集成電路的系列產品
2.3 其他類型雙極型數字集成電路
2.3.1 ECL(發射極耦合邏輯)門電路
2.3.2 IIL(集成注入邏輯)門電路
2.4 CMOS集成門電路
2.4.1 CMOS反相器的電路結構和工作原理
2.4.2 CMOS反相器的輸入特性和輸出特性
2.4.3 其他CMOS集成門電路
2.4.4 TTL電路與CMOS電路間的連接
2.4.5 低電壓CMOS電路及邏輯電平轉換器
2.4.6 CMOS集成電路系列產品
2.4.7 CMOS集成電路使用注意事項
本章小結
思考題及習題
第3章 組合邏輯電路
引言
3.1 組合邏輯電路的一般分析與設計
3.1.1 組合邏輯電路的一般分析
3.1.2 組合邏輯電路的設計(用門電路)
3.2 常用組合邏輯電路及其中規模集成器件
3.2.1加法器
加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。在電子學中，加法器是一種數位電路，其可進行數字的加法計算。在現代的電腦中，加法器存在於算術邏輯單元（ALU）之中。加法器可以用來表示各種數值，如：BCD、加三碼，主要的加法器是以二進製作運算。由於負數可用二的補數來表示，所以加減器也就不那麼必要。
3.2.2編碼器
3.2.3 解碼器及數據分配器
3.2.4 數據選擇器
3.2.5 圖案移位器
3.2.6 數碼比較器
3.2.7 奇偶校驗碼的產生器/校驗器
3.3 用中規模集成器件設計組合邏輯電路
3.3.1 用數據選擇器實現組合邏輯電路
3.3.2 用解碼器、加法器實現組合邏輯電路
3.4 組合邏輯電路的冒險
3.4.1 競爭與冒險現象
3.4.2 冒險的判斷、避免及消除
本章小結
思考題及習題
第4章 觸發器與波形變換、產生電路
引言
4.1 脈沖信號
4.1.1 脈沖信號的描述
4.1.2 波形的產生與變換
4.2 觸發器
4.2.1 基本RS觸發器
4.2.2 同步RS觸發器
4.2.3 主從延遲型JK觸發器
4.2.4 邊沿型D觸發器
4.2.5 邊沿型JK觸發器
4.2.6 觸發器的類型
4.2.7 各類觸發器的開關工作特性及抗干擾能力比較
4.3施密特電路
4.3.1 用門電路組成的施密特電路
4.3.2 集成施密特電路
4.3.3 施密特電路的應用
4.4 單穩態電路
4.4.1 用門電路組成的單穩態電路
4.4.2 集成單穩態電路
4.4.3 單穩態電路的應用
4.5 多諧振盪器
4.5.1 用門電路組成的多諧振盪器
4.5.2 用施密特電路構成的多諧振盪器
4.5.3 石英晶體多諧振盪器
4.6 555集成定時器
4.6.1 555集成定時器的工作原理
4.6.2 555集成定時器的應用舉例
本章小結
思考題及習題
第5章 時序邏輯電路
引言
5.1 時序邏輯電路的基本概念
5.2 時序邏輯電路的描述
5.3 鎖存器、寄存器、移位寄存器
5.3.1 鎖存器
5.3.2 寄存器
5.3.3 移位寄存器
5.3.4 寄存器的應用
5.4 計數器
5.4.1 同步計數器
5.4.2 非同步計數器
5.4.3 N進制計數器
5.4.4 計數器的應用實例
5.5 時序邏輯電路的設計
5.5.1 原始狀態圖和原始狀態表的建立
5.5.2 狀態化筒
5.5.3 狀態分配
5.5.4 狀態轉移和激勵列表
5.5.5 激勵方程和輸出方程
5.5.6 邏輯圖
5.5.7 輸出與輸入之間的關系
5.5.8 自啟動與非自啟動
5.5.9 非同步時序邏輯電路的設計
5.5.10 輸出方波的奇數分頻器
5.6 序列信號發生器
5.6.1 移存器型序列信號發生器
5.6.2 計數器型序列信號發生器
5.6.3 LFSR(線性反饋移存器)型序列信號發生器
本章小結
思考題及習題
第6章 存儲器與可編程邏輯器件
引言
6.1 存儲器
6.1.1 SAM(順序存取存儲器)
6.1.2 RAM(隨機存取存儲器)
6.1.3 ROM(只讀存儲器)
6.2 可編程邏輯器件
6.2.1 可編程器件的邏輯表示法
6.2.2 簡單可編程邏輯器件
6.2.3 高密度可編程邏輯器件
6.2.4Altera公司的開發系統QuartusⅡ
本章小結
思考題及習題
第7章 硬體描述語言(VHDL)
引言
7.1 VHDL程序的組成
7.1.1 實體
7.1.2 構造體
7.1.3 包集合
7.1.4 庫
7.1.5 配置
7.2 VHDL的標識符、客體、數據類型和操作符
7.2.1 VHDL的標識符
7.2.2 VHDL的客體
7.2.3 VHDL的數據類型
7.2.4 子類型
7.2.5 屬性
7.2.6 VHDL的運算操作符
7.3 VHDL構造體的描述方法
7.3.1 順序描述語句
7.3.2 並發描述語句
7.3.3 斷言語句
7.4 數字電路的VHDL設計舉例
7.4.1 基本邏輯門的VHDL設計源文件
7.4.2 組合邏輯電路的VHDL設計源文件
7.4.3 時序邏輯電路的VHDL設計
7.4.4 只讀存儲器(ROM)的VHDL設計
本章小結
思考題及習題
第8章 可測性設計及邊界掃描技術
引言
8.1 概述
8.2 可測性設計
8.2.1 特定設計
8.2.2 結構設計
8.3 邊界掃描測試BST
8.3.1 邊界掃描設計基本結構
8.3.2 邊界掃描測試的工作方式
8.3.3 邊界掃描單元的級聯
8.3.4 邊界掃描描述語言(BSDL)
本章小結
思考題及習題
第9章 數模與模數轉換
引言
9.1 D/A轉換器
9.1.1 D/A轉換器的基本工作原理
9.1.2 二進制權電阻網路D/A轉換器
9.1.3 倒T形電阻網路D/A轉換器
9.1.4 權電流型D/A轉換器
9.1.5 D/A轉換器的主要性能參數
9.1.6 串列輸入的D/A轉換器
9.2 A/D轉換器
9.2.1 A/D轉換器的基本工作原理
9.2.2 並行比較型A/D轉換器
9.2.3 逐次漸近型A/D轉換器
9.2.4 積分型A/D轉換器
9.2.5 A/D轉換器的主要技術指標
9.2.6 串列輸出的A/D轉換器
9.3 D/A轉換器和A/D轉換器的應用
9.3.1 D/A轉換器應用舉例
9.3.2 A/D轉換器應用舉例
本章小結
思考題及習題
附錄1 邏輯函數列表化簡法C語言源程序
附錄2 國家標准圖形符號簡表
附錄3 英漢名詞對照(以英文字母為序)
主要參考文獻